سورس کد پروژه های درس طراحی سیستم های دیجیتال برنامه پذیر دانشگاه تبریز مقطع کارشناسی رشته مهندسی کامپیوتر با زبان وریلاگ (Verilog)
- Adder & Subtractor 8bit
- Counter 8bit
- Encoder 8 to 3
- Encoder Priority 8 to 3
- Multiplex 4 to 1
- RAM 1 port
- Seven-Segment Decoder
- Shift-Register 8bit
- Multiplier 8bit
- ALU 8bit
- ALU 8bit Dataflow
- Decoder 2 to 4
- Decoder 2 to 4 Dataflow
- Decoder 3 to 8
- Multiplex 2 to 1
- Multiplex 8bit