verilog_ALL

git config --global http.proxy "127.0.0.1:7890"

这里收集了verilog入门的基本知识和练习

---

多位比较器的实现：

发现仅仅根据Gi,Ei,Ai,Bi就可以得到Go,Eo和Lo，因此加入了改进（省略了Lo，仅仅在最后再输出Lo）。一位比较器只比较大于或者等于，以这样的比较器串联成多位比较器。

---

同步FIFO：

由于内部有存储器模块，所以即使地址复位，读地址指向0，这时向0写入东西是会被读出来的 接下来再去看一下更多的同步FIFO的内容，并在CSDN上总结一下

---