Skip to content
New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

文件头的FilePath字段有点小问题,路径前面多了一个\python,刚好我根目录下的二级文件夹有一个Python,不知道是我设置污染了json吗? #602

Open
internet96 opened this issue Mar 11, 2024 · 0 comments

Comments

@internet96
Copy link

注意!很多问题都可以在配置字段查看所有配置中和issue里得到解决!

注意!很多问题都可以在配置字段查看所有配置中和issue里得到解决!

注意!很多问题都可以在配置字段查看所有配置中和issue里得到解决!

注意:

  1. 可以先试一下常见问题中的方法.
  2. 然后搜一搜以前关闭的issue看有没有相似的问题可以帮助解决问题。
  3. 打开fileheader.configObj.showErrorMessage看看没有没有报错信息
  4. issue提的越清晰,越容易定位问题/找到bug,越快速的解决问题。

注意!请一定要按照规范来提Issue,这样问题能更快的得到解决!

注意!请一定要按照规范来提Issue,这样问题能更快的得到解决!

注意!请一定要按照规范来提Issue,这样问题能更快的得到解决!

描述bug(必填)

一个清楚而简洁的bug描述。

注释设置(必填):

VsCode设置:

// 配置填在这里面

文件后缀(必填):

如:test.js 的后缀为 js

你得到的注释(必填):

你生成的注释为:
/*
+FHDR-------------------------------------------------------------
Copyright (c) 2024 by xxxxxx, All Rights Reserved.
Author: XXXXXX
E-mail: XXXXXXXX
Date: 2024-03-09 23:21:52
FilePath: \Pythonc:\Job\Verilog\UART\UART_RCVR\Control_Unit.v //这里正确的路径应该是C:\Job\Verilog\UART\UART_RCVR\Control_Unit.v
Description:
Revision:
PIPELINE(Latency): N's Clock
LastEditors: XXXXXXX
LastEditTime: 2024-03-11 22:33:51
-FHDR-------------------------------------------------------------
*/

// 注释贴在这里面

也可以贴上截图:
Uploading image.png…

预期的行为(必填):

预期得到的注释/行为:

// 预期行为的注释贴在这里

也可以贴上截图:

屏幕截图(选填)

如果方便的话,添加截图来帮助解释你的问题:

问题相关(选填)

在这里添加关于这个问题的任何其他上下文。

错误日志(选填):

怎么生成错误日志?

Sign up for free to join this conversation on GitHub. Already have an account? Sign in to comment
Labels
None yet
Projects
None yet
Development

No branches or pull requests

1 participant